Este Trabajo Fin de Grado aborda el diseño e implementación de un microprocesador en arquitectura RISC-V utilizando lenguaje VHDL. En concreto se realizarán dos diferentes diseños de dicho microprocesador. El primero de ellos se realizará en microarquitectura uniciclo, y el segundo en microarquitectura. Finalmente, el diseño se implementará en una FPGA de la familia 7 de Xilinx. RISC-V es una arquitectura surgida en el año 2010 en la Universidad de Berkeley, California, basada en la arquitectura MIPS. El factor diferencial de RISC-V es que es una arquitectura de código abierto. En la actualidad, la arquitectura RISC-V está soportada por numerosas de las más influyentes empresas y su importancia no cesa de crecer. A lo largo de esta memoria de Trabajo Fin de Grado se explicarán de manera detallada las diferencias y similitudes entre MIPS y RISC-V. En este documento, también se verá y expondrá el funcionamiento de la microarquitectura uniciclo y de la microarquitectura segmentada, observando las ventajas e inconvenientes de cada una de ellas de manera teórica. Posteriormente se realizarán ambos diseños, simulando su funcionamiento en la FPGA indicada, para llegar a conclusiones a cerca de las ventajas e inconvenientes discutidos anteriormente y poder ver que diseño resulta más óptimo. Para finalizar este Trabajo Fin de Grado, se realizará un programa experimental que calcule la serie de Fibonacci de los números comprendidos entre 0 y 13 y muestre el resultado utilizando los LEDs de la placa. Este programa se bajará a una tarjeta de desarrollo (Arty A7) para comprobar su funcionamiento real.