La verificación de reguladores digitales para convertidores conmutados no es trivial debido a la unión de un elemento analógico y otro digital. Aunque hay soluciones que permiten esta verificación, no hay una metodología estándar y, en muchos casos, la verificación es un proceso lento debido a las herramientas que se usan. Una alternativa es utilizar un sistema HIL (Hardware-in-the-loop) en el que se emula en hardware un modelo digital de la planta, generando simulaciones significativamente más rápidas. El objetivo de este artículo es implementar un modelo de un convertidor full-bridge utilizando aritmética en coma fija parametrizable, para integrarlo como sistema HIL. La implementación en coma fija, en vez de coma flotante, permite velocidades de emulación mayores, mientras que el área ocupada se mantiene por debajo del 2% en una FPGA (Field-Programmable Gate Array) Xilinx Zynq. El artículo muestra el diseño del modelo HIL, así como las pruebas que se realizan al modelo en lazo abierto, y también integrado en lazo cerrado y actuando como un inversor. En los resultados se muestra la precisión y los tiempos de simulación/emulación del modelo, así como los recursos utilizados en la FPGA.